1. 什么是RF？
答：RF 即Radio frequency 射频，主要包括无线收发信机。
2. 当今世界的手机频率各是多少（CDMA，GSM、市话通、小灵通、模拟手机等）？
答：EGSM RX: 925-960MHz, TX:880-915MHz；
CDMA cellular(IS-95)RX: 869-894MHz, TX:824-849MHz。
3. 从事手机Rf工作没多久的新手，应怎样提高？
答：首先应该对RF系统(如功能性)有个系统的认识，然后可以选择一些芯片组，研究一个它们之间的连通性(connectivities among them)。
4. RF仿真软件在手机设计调试中的作用是什么？
答：其目的是在实施设计之前，让设计者对将要设计的产品有一些认识。
5. 在设计手机的PCB时的基本原则是什么？
答：基本原则是使EMC最小化。
6. 手机的硬件构成有RF/ABB/DBB/MCU/PMU，这里的ABB、DBB和PMU等各代表何意？
答：ABB是Analog BaseBand，
DBB是Ditital Baseband，MCU往往包括在DBB芯片中。
PMU是Power Management Unit,现在有的手机PMU和ABB在一个芯片上面。将来这些芯片(RF,ABB,DBB,MCU,PMU)都会集成到一个芯片上以节省成本和体积。
7. DSP和MCU各自主要完成什么样的功能？二者有何区别？
答：其实MCU和DSP都是处理器，理论上没有太大的不同。但是在实际系统中，基于效率的考虑，一般是DSP处理各种算法，如信道编解码，加密等，而MCU处理信令和与大部分硬件外设（如LCD等）通信。
8. 刚开始从事RF前段设计的新手要注意些什么？
答：首先，可以选择一个RF专题，比如PLL，并学习一些基本理论，然后开始设计一些简单电路，只有在调试中才能获得一些经验，有助加深理解。
9. 推荐RF仿真软件及其特点？
答：Agilent ADS仿真软件作RF仿真。这种软件支持分立RF设计和完整系统设计。详情可查看Agilent网站。
10. 哪里可以下载关于手机设计方案的相应知识，包括几大模快、各个模块的功能以及由此对硬件的性能要求等内容？
答：可以看看www.gsmworld.com和www.139130.net，或许有所帮助。关于TI的wireless solution,可以看看www.ti.com中的wireless communications.
11. 为什么GSM使用GMSK调制，而W-CDMA采用HPSK调制？
答：主要是由于GSM和WCDMA标准所定。有兴趣的话，可以看一些有关数字调制的书，了解使用不同数字调制技术的利与弊。
12. 如何解决LCD model对RF的干扰?
答：PCB设计过程中，可以在单个层中进行LCD布线。
13. 手机设计过程中，在新增加的功能里，基带芯片发射数据时对FM产生噪声干扰，如何解决这个问题？
答：检查PCB设计，找到干扰源并加强隔离。
14. 在做手机RF收发部分设计时，如何解决RF干扰问题？
答：GSM 手机是TDMA工作方式，RF收发并不是同时进行的，减少RF干扰的基本原则是一定要加强匹配和隔离。在设计时要考虑到发射机处于大功率发射状态，与接收机相比更容易造成干扰，所以一定要特别保证PA的匹配。另外RF前端filter的隔离也是一个重要的指标。PCB板一般是6层或8层，必须要有足够的ground plane以减少RF干扰。
15. 如何消除GSM突发干扰？
答：在PCB布线时，要把数字和射频部分很好的隔离开，必须保证好的ground plane。一些电源和信号线必须进行有效的电容滤波。
16. 如何解决RF的电源干扰?
答：必须确保RF电源已经很好地滤波。如有必要，可以对不同的RF线路使用单独的电源。
17. 有RF应用电路，在RF部分不工作的时候CPU及其它相关外设工作正常；可是当RF启动工作时候，CPU与RF无关的端口也受到了类似于尖脉冲的干扰。请问，是什么原因造成的？怎样克服这样的干扰？
答：可能是RF部分没有很好地与CPU部分隔离，请检查PCB版图。
18. 选择手机射频芯片时，主要考虑哪些问题？
答：在选择射频芯片时主要考虑以下几点：
① 射频性能，包括可靠性。
② 集成度高，需要少的外围原器件。
③ 成本因素。
19.如何利用手机射频芯片减少外围芯片的数量？
答：手机射频芯片集成度越高，所需要的外围元启件就越少。
20.射频芯片对于外围芯片会不会产生电磁干扰，应该怎么消除？
答：应该说是射频系统会对其他DBB,ABB产生电磁干扰，而不仅是射频芯片。加强射频屏蔽是一个有效的措施。
21. 在无线通信系统中，基带的时域均衡，是否应该位于基带解调并进行位同步抽去后，对每一个位抽取的结果，经过时域均衡，再进行门限判决？
答：是的。需要先经过均衡，再进行门限判决。
22. 相同的发射功率，在频率不一样时，是否频率高的（如900MHz）传输距离远，频率低（如30MHz）传输距离短（在开阔地带）？
答：应该考虑到波长因素。频率越高，波长越短，在开阔地带，传输损耗越大，因此传输距离较短。
23.用定时器1来产生波形，其程序如下：
LDP #232
SPLK #0Ah,T1PR
SPLK #05h,T1CMPR
SPLK #0000h,T1CNT
SPLK #0042h,GPTCON
SPLK #0D542h,T1CON
为什么在T1PWM/T1CMP引脚上没有波形输出？
答：可以使用仿真工具进入代码来调试这个问题。
24. “手机接收机前端滤波器带宽根据接收频率的带宽来决定,必须保证带内信号以最小的插损通过，不被滤除掉。” 在满足能有效接收信号的情况下，对前端滤波器，如果滤波器带宽比较宽，那么滤波器的插损就小（对SAW不知是不是也是这样），但带内噪声就增加，反之相反。那么在给定接收信号频率范围的情况下，应该如何来考虑滤波器的带宽，使带内信号以最小的插损通过？
答：应该从系统设计的角度考虑这个问题，包括频率范围(frequency range,sensitivity)和感度(selectivity)等。可以在插损(insertion loss)、带宽(bandwidth)和带外抑制(out of band rejection)之间取得折衷, 只要选择的值符合系统需求，就可以了。
25. 一般来说PA、SWITH有一定抑制杂散辐射的能力，但有一定的限制，如何增加其它的方法来更好的解决？
答：准确的说法应该是PA的匹配滤波有一定抑制杂散辐射的能力，另外可以选择好的前端Filter 以加强带外抑制。
26. 如何选用RF的LDO?
答：选用LDO时，应考虑其自身所具备的某些特性，如driving current、输出噪声和纹波抑制(ripple rejection)等。
27. 用什么方法可以降低射频系统在待机时的功耗？
答：可以在手机听网络paging信息间隙把射频系统关掉。
28. TI推出的TRF6151芯片采用直接变频技术，会不会导致其他问题？
答：TI推出的TRF6151芯片是单芯片GSM tranceiver,采用零中频接收机结构。直接变频技术现在已经很成熟了，不存在技术问题，而且还是目前的主流方案
29. What is the requirement for phase noise at 1k offset, 10kHz offset, and 100kHz offset for GSM handset? GSM手机的相位噪声为1k、10kHz和100kHz的情况下，需要满足什么条件？
答：For GSM handset RX it has several architectures to implement: Superheterodyne,near zero-IF,zero-IF,different architecture may have different
LOs requirement and frequency plan,also it's related to the design of filters.
对于GSM手机RX，需要实现：超外差接近于零中频(zero-IF)。不同架构的零中频不同。Los要求以及频率规划(frequency plan)，这与滤波器的设计有关。
30. 接受机在接受灵敏度很高的情况下静态音质量很好，而在一定移动时却不好，可能是什么原因？
答：可能是fading的影响。
31. 决定一个射频电路设计是否能够量产的关键因素有哪些?
答：在大量生产时要求射频性能一致、可靠、稳定，没有离散性，并且满足生产工艺的要求。
31. 据报道TI已开发出单芯片手机，请问在单芯片中如何实现BB与RF的隔离，与传统分立模块设计的要求有何不同？
答：TI 计划于2004年推出单芯片手机方案。传统分立模块设计可以通过选择更好性能的外围器件，以及通过好的PCB布线来加强BB与RF的隔离，有很大的灵活性。而单芯片方案中BB与RF的有效隔离是由IC设计技术来保证的，TI在这方面已经积累了丰富的经验。
32. 手机设计时，如何减少传导杂散发射和辐射杂散发射？
答：要减少杂散发射，应该从线路设计和PCＢ设计这两个方面考虑。
33. 可否采用屏蔽罩来阻止辐射杂散发射？
答：可以。
34. 手机与基站通信中产生的TDMA噪声Burst Noise对于射频部分有影响。在选择射频芯片的时候，单从技术的角度出发，主要是看那些方面的指标？
答：首先对于接收机而言，应注意的指标包括：接收灵敏度、选择性、阻塞、交调等。对于发射机而言，包括输出功率、频谱特性、杂散、频率相位误差等。TDMA 噪声主要影响手机的音频部分。要避免这种噪声，应该注意PCB设计，如音频部分布线。
35. 3阶截点和1db增益压缩点是越大越好吗？如果不是，大概应该在一个什么样的值才比较合适？
答；对于3阶截点和1db增益压缩点，并不是越大越好，而是足够满足设计要求即可，因为必须考虑成本因素，越大就意味着芯片的价格越高。GSM900 IIP3 在-17dBm应该足够满足要求。
36. 在整体设计手机系统时，怎样考虑射频芯片的电磁兼容性能？
答：考虑射频芯片的电磁兼容性能，必须加强射频屏蔽。
37. 在RFIC中，DC Offset Cancellation是怎样的原理？
答：DC偏移电压会影响直接转换接收机中的BER性能。DC偏移电压出自LO自混频等，因此必须在接收信号之前消除它。
38. GSM手机使用非线性功放，而W-CDMA必须使用线性功放，这是为什么？
答：这主要是由调制技术决定的。GSM采用GMSK调制，可以使用非线性功放，提高效率。而W-CDMA采用HPSK调制,则必须使用线性功放，减少失真。
39. 手机接收机前端滤波器带宽是如何确定的？
答：手机接收机前端滤波器带宽根据接收频率的带宽来决定,必须保证带内信号以最小的插损通过，不被滤除掉。例如，GSM900接收机频率范围为880-915MHz。
40. 手机接收前端放大需考虑什么因素来设计，要求至少放大多少dB，TI公司相对应的器件如何找到？
答：需要考虑手机接收前端LNA的gain,P1dB,IP3,NF,frequency range 等，在TI方案中，gain 在17dB 左右。TI有Superheterodyne,zero-IF方案。你可以登录www.ti.com查看GSM transceiver TRF6053,TRF6150,TRF6151。
41. 手机待机时间的长短如果在电池容量一定的情况下主要可从哪几方面使待机时间增加？
答：从以下两个方面：
① 工作模式下RX、DBB和ABB的功耗，对于这些模块而言，功耗因解决方案而异。
② 解决方案的电源管理机制，一个好的解决方案应该做到在待机模式中尽可能关闭更多的功能块。
42. 准备设计一个新款手机，即能登陆公网，又能在小范围内独立组网，该怎么做？
答：可以设计一种双模手机，一个模式使用GSM或CDMA技术接入公众网，另一个模式使用私有网络技术。
43. 在设计一款CDMA 1X手机时，测试过程中，发现天线无线灵敏度指标不是很理想（-103db）,而天线有线灵敏度指标还可以（-108db），能否通过更改PCB设计（RF GND）进行改良
43. 在开发WLAN的PCB Layou时候，怎样匹配或计算线路为50ohm.？
答：50ohm匹配由PCB层叠决定。将PCB参数(层厚度、)使用RF仿真工具计算阻抗、line thickness和line width。
You can calculate the impedance using RF simulation tools by setting PCB parameters like layer thickness, line thickness and line width.
44. 如果线路匹配不好，怎样在网络分析仪下计算所匹配的元件（L ，C）？
答：如果线路不匹配，可以使用网络分析仪测量S参数，并借助史密斯圆图使用LC元件来补偿这种不匹配。
If there's mismatching you can use network analyser to measure the S-parameters and use LC conponents to compensate the mismatch using Smith chart.
45. 在网房中测试LNA接收灵敏度，测试点应该选择哪儿点上最佳？
答：通常测试RX灵敏度，而不测试LNA灵敏度。
46. 在射频电路比如放大器的设计中，其管子的信号地与偏置电路的电源地是否分开为好，或者至少在同一层分开？
答：一般不需要分开信号地和电源地。
Normally you don't need to seperate the ground of power supply with the ground of amplifier。
47. 不少射频PCB布板在空域即无元件和走线的地方没有布大面积地，这如何解释？在微波频段是否应不一样？
答：可以在DC线路上加足数的小电器。
you can add enough small capacitors on DC line.
48. 目前有没有置于低温环境中的放大器管子外销？
答：放大器的工作温度范围应该在-10-8℃，可以查看参数表，上面的规定应该也是如此。
For amplifier it should have its working temperature range like -10-85c, you can check the datasheet,it should have this specification.
49. 手机RF IC处理信号的原理如何？
答：当射频/中频(RF/IF)IC接收信号时，系接受自天线的信号(约800Hz～3GHz)经放大、滤波与合成处理后，将射频信号降频为基带，接着是基带信号处理；而RF/IF IC发射信号时，则是将20KHz以下的基带，进行升频处理，转换为射频频带内的信号再发射出去。
50. 一般手机射频/中频模块由哪些部分组成？
答：一般手机射频/中频模块系由无线接收、信号合成与无线发射三个单元组成，其中无线接收单元系由射频头端、混波器、中频放大器与解调器所组成；信号合成部份包含分配器与锁相回路；无线发射单元则由功率放大器、AGC放大器与调变器组成。
51. 手机基带处理器的组成和主要功能是什么？
答：常见手机基带处理器则负责数据处理与储存，主要组件为DSP、微控制器、内存(如SRAM、Flash)等单元，主要功能为基带编码/译码、声音编码及语音编码等。
52. 如何理解手机的射频、中频和基频？
答：手机内部基本构造依不同频率信号的处理可分成射频（ＲＦ）、中频（ＩＦ）及基频（ＢＦ）三大部分，射频负责接收及发射高频信号，基频则负责信号处理及储存等功能，中频则是射频与基频的中介桥梁，使信号能顺利由高频信号转成基频的信号。
53. 手机最后的发射频率是在890--915Mhz，这是调频波还是调幅波？测使用gmsk调制的gsm手机的射频部分，为何在测试时使用固定的902.4Mhz的固定频率？
答：GMSK调制指高斯最小频移键控，是数字调制，某种程度上可以理解成是调频，但频率的改变以离散的（不连续的）方式进行，而调频纯粹是模拟调制，频率的改变是连续的。
从890MHZ到915MHZ共25MHZ频带宽度，信道间隔为200KHZ（即0.2MHZ），共有125个上行信道，测试时不可能125个信道都测，通常会选3个有代表性的频点（信道），两边两个，中间一个，902.4MHZ刚好是中间的信道。
54. 手机测试项目：射频载波功率、时间/功率包络、相位误差、接收报告电平的英文表达是什么？
答：射频载波功率：RF Carrier Power；时间/功率包络：Time/Power Template；相位误差：Phase Error；接收报告电平：RSSI。
55. 现在较流行的射频仿真软件有哪些？
答：一般来说生产射频器件的厂商都有这样的软件。如EIC的产品就有这样的软件，只要将设计电路的器件参数输入，即可。目前较流行的射频仿真软件有：HP-ADS、ADS、microwave office、Ansoft等。
56. 手机主要有基带和射频组成，射频现在很多IC厂家都已经有单芯片产品。同时基带也有将DSP和ARM核集成在一块IC中。TI目前是否有单芯片的基带？
答：目前TI的数字基带芯片中已经把ARM7和DSP集成在一起了。
57. What is the requirement for phase noise at 1k offset, 10kHz offset, and 100kHz offset for GSM handset? GSM手机的相位噪声为1k、10kHz和100kHz的情况下，需要满足什么条件？
答：For GSM handset RX it has several architectures to implement: Superheterodyne,near zero-IF,zero-IF,different architecture may have different
LOs requirement and frequency plan,also it's related to the design of filters.
对于GSM手机RX，需要实现：超外差接近于零中频(zero-IF)。不同架构的零中频不同。Los要求以及频率规划(frequency plan)，这与滤波器的设计有关。
58. 接受机在接受灵敏度很高的情况下静态音质量很好，而在一定移动时却不好，可能是什么原因？
答：可能是fading的影响。
59. 决定一个射频电路设计是否能够量产的关键因素有哪些?
答：在大量生产时要求射频性能一致、可靠、稳定，没有离散性，并且满足生产工艺的要求。
60. 请问在TI的解决方案中, DSP软件是否与MCU软件共用同一操作系统?
答：在TI的解决方案中，以至于所有的解决方案中，DSP软件都不能和MCU软件共用一个操作系统。它们虽然集成在一个芯片上，但是属于独立的模块，相当于两个独立的处理器。
61. 如何降低spectrum_switch？
答：如果是闭环功率控制，必须注意PA输出功率检测电路能够满足GSM动态范围。
62. 手机的切换频率很快，以前我们所用的手机一般用两个锁相环来锁频，现在在单芯片系统中，只用一个锁相环，采用N分数锁频技术，请问一般时间控制在多少秒比较合适？
答：锁定时间取决于具体应用，小于250us可以满足gprs class 12 的要求。
63. 在设计初期和后期的pcb调试中应该注意那些问题？
答：需要调整burst ramp up 和 ramp down的功率控制。
64. TI可否提供MMI的源代码？
答：一般情况下，TI将MMI源代码与某些驱动器(LCD等)源代码一同提供给用户。包括MMI、协议堆栈和layer1源代码在内的所有源代码将根据业务关系决定是否提供。
65. 怎样解决高频LC振荡电路的二次谐振或者多次谐振？
答：可以改善振荡器反馈网络的频率选择性，或者利用输入匹配电路以削弱谐波。
附：相关英文回答原文：
You can improve the frequency selectivity of oscillator feedback network or take advantage of the output matching circuitry to attenuate the harmonics.
66. RF端口匹配结果好坏直接影响RF链路的信号质量。如何最快最好地调试这些匹配电路？
答：第一步：可以基于电路板设计使用网络分析仪测量实际的S参数，并将其输入到RF仿真SW中，以获得初始的匹配网络。
第二步：可以基于匹配网络的仿真结果，在板上做一些进一步的优化工作。
附：相关英文回答：
Step 1: You can measure the actual S parameters using network analyser based on your board design and input it to the RF simulation SW to get the initial matching network.
step 2: Based on the simulation result of matching network you can do some further optimization work on your board.
67. 手机电路画电路板时，如何解除DC-DC CONVERTER对RF电路的影响？
答：可以增加电容来滤除对直流线路的影响，也可以使用针对RF线路的专用LDO。
68. RF通行的最远能达到1公里或更远吗？
答：这由RF频率、发射功率和天线等因素决定。并非固定距离。
69. 在设计如wireless LAN card 的时候常会使用屏蔽罩用以屏蔽掉RF部分的辐射。这样做会增加成本。有什么办法可以少用甚至不用屏蔽罩？
答：可将高功率RF信号置于PCB中间层，并确保良好接地以减少散射。但是屏蔽罩仍是保证稳定发射性能的首选。
You can put high power RF signal in the middle layer of PCB and make sure have good grounding to reduce the radiation,but shielding can is still the preferred way to gurantee the stable radiation performance.
70. 10～30mV的有用信号：放大100～120dB后，有用信号达到峰峰值3V～~4V，但噪声信号也达到了300mV左右，但实际要求噪声信号在20mV以下，如何解决？（前级放大问题不明显，矛盾不突出，关键到最后一级放大后，问题就出现了。）
答：首先要确保有用信号有非常好的信噪比，然后才将其输入放大器链，接着计算获得目标信号振幅和噪声水平所需的增益与NF的大小，最后根据这些数据选择合适的器件设计放大器链路。
First please make sure the useful signal has very good SNR before you input it to amplifiers chain,then you can calculate how much gain and NF you need to get the targeted signal amplitude and noise level, based on this you can choose the right components to design amplifiers chain.
71. 在开发WLAN的PCB Layou时候，怎样匹配或计算线路为50ohm.？
答：50ohm匹配由PCB层叠决定。将PCB参数(层厚度、)使用RF仿真工具计算阻抗、line thickness和line width。
72. 如果线路匹配不好，怎样在网络分析仪下计算所匹配的元件（L ，C）？
答：如果线路不匹配，可以使用网络分析仪测量S参数，并借助史密斯圆图使用LC元件来补偿这种不匹配。
73. 在网房中测试LNA接收灵敏度，测试点应该选择哪儿点上最佳？
答：通常测试RX灵敏度，而不测试LNA灵敏度。
74. 在射频电路比如放大器的设计中，其管子的信号地与偏置电路的电源地是否分开为好，或者至少在同一层分开？
答：一般不需要分开信号地和电源地。
75. 不少射频PCB布板在空域即无元件和走线的地方没有布大面积地，这如何解释？在微波频段是否应不一样？
答：可以在DC线路上加足数的小电器。
76. 目前有没有置于低温环境中的放大器管子外销？
答：放大器的工作温度范围应该在-10-8℃，可以查看参数表，上面的规定应该也是如此。
77. 手机RF IC处理信号的原理如何？
答：当射频/中频(RF/IF)IC接收信号时，系接受自天线的信号(约800Hz～3GHz)经放大、滤波与合成处理后，将射频信号降频为基带，接着是基带信号处理；而RF/IF IC发射信号时，则是将20KHz以下的基带，进行升频处理，转换为射频频带内的信号再发射出去。
78. 一般手机射频/中频模块由哪些部分组成？
答：一般手机射频/中频模块系由无线接收、信号合成与无线发射三个单元组成，其中无线接收单元系由射频头端、混波器、中频放大器与解调器所组成；信号合成部份包含分配器与锁相回路；无线发射单元则由功率放大器、AGC放大器与调变器组成。
79. 手机基带处理器的组成和主要功能是什么？
答：常见手机基带处理器则负责数据处理与储存，主要组件为DSP、微控制器、内存(如SRAM、Flash)等单元，主要功能为基带编码/译码、声音编码及语音编码等。
80. 如何理解手机的射频、中频和基频？
答：手机内部基本构造依不同频率信号的处理可分成射频（ＲＦ）、中频（ＩＦ）及基频（ＢＦ）三大部分，射频负责接收及发射高频信号，基频则负责信号处理及储存等功能，中频则是射频与基频的中介桥梁，使信号能顺利由高频信号转成基频的信号。
81. 手机最后的发射频率是在890--915Mhz，这是调频波还是调幅波？测使用gmsk调制的gsm手机的射频部分，为何在测试时使用固定的902.4Mhz的固定频率？
答：GMSK调制指高斯最小频移键控，是数字调制，某种程度上可以理解成是调频，但频率的改变以离散的（不连续的）方式进行，而调频纯粹是模拟调制，频率的改变是连续的。 从890MHZ到915MHZ共25MHZ频带宽度，信道间隔为200KHZ（即0.2MHZ），共有125个上行信道，测试时不可能125个信道都测，通常会选3个有代表性的频点（信道），两边两个，中间一个，902.4MHZ刚好是中间的信道。
82. 手机测试项目：射频载波功率、时间/功率包络、相位误差、接收报告电平的英文表达是什么？
答：射频载波功率：RF Carrier Power；时间/功率包络：Time/Power Template；相位误差：Phase Error；接收报告电平：RSSI。
83. 现在较流行的射频仿真软件有哪些？
答：一般来说生产射频器件的厂商都有这样的软件。如EIC的产品就有这样的软件，只要将设计电路的器件参数输入，即可。目前较流行的射频仿真软件有：HP-ADS、ADS、microwave office、Ansoft等。
84. 手机主要有基带和射频组成，射频现在很多IC厂家都已经有单芯片产品。同时基带也有将DSP和ARM核集成在一块IC中。TI目前是否有单芯片的基带？
答：目前TI的数字基带芯片中已经把ARM7和DSP集成在一起了。
最新的无线终端产品大多数都装备了高速数据接口、高分辨率LCD屏和相机模块，甚至有些手机还安装了通过DNB连接器接收电视节目的功能。除增加新的功能外，手机尺寸的挑战依然没有变化，手机还在向小巧、轻薄方向发展。众多功能汇聚在一个狭小空间内，导致手机设计中的ESD和EMI问题变得更加严重。这些问题必须在手机设计的最初阶段解决，并需要按照应用选择有效的解决办法。
ESD和EMI防护设计的新挑战
传统的ESD保护或EMI滤波功能是由分立或无源器件解决方案占主导地位，例如，防护ESD的变阻器或防护EMI的基于串联电阻和并联电容器的PI型滤波结构。手机质量标准的提高和新型IC的高EMI敏感度促使设计人员必须提高手机的抗干扰能力，因此某些方案的技术局限性已显露出来了。
简单比较变阻器和TVS二极管的钳位电压Vcl，就可以理解传统解决方案的局限性。变阻器的钳位电压Vcl(8/20ms@Ipp=10A测试)显示大约40V，比TVS二极管的Vcl测量值高60%。当必须实施IEC 61000-4-2标准时，要想实现整体系统的稳健性就不能怱视这种差别。除这个内在的电压差问题外，在手机使用寿命期内，随着老化现象的出现，无源器件解决方案还暴露出电气特性变化的问题。
因此，TVS二极管解决方案在ESD保护市场占据很大的份额，同时集成化的硅解决方案也是EMI滤波器不可或缺的组件。
是采用单线TVS还是ESD阵列保护？
关于某些充分利用ESD保护二极管的布局建议，我们通常建议尽可能把ESD二极管放置距ESD干扰源最近的地方。最好放在I/O接口或键盘按键的侧边。因此，在选择正确的保护方法之前必须先区分应用形式。
以键盘应用为例，因为ESD源是一个含有多个触点的大区域，最好是设计类似于单线路TVS的保护组件，围绕电路板在每个按键后放置一个ESD二极管。如果采用阵列设计，保护功能将得到保证，但是这种设计将会受到潜在的ESD问题的影响，例如二条线路之间的辐射问题。在这种情况下，手机内部的ESD干扰控制并没有被全面优化。
全新的单线保护
正当单线保护器件被广泛用于抑制ESD放电时，一种在同一封装内集成两个并联二极管的两级钳位概念产生了。图1对传统的单线ESD保护与新型两级钳位二极管组件进行了对比。
与目前的单线ESD保护二极管相比，这种创新将ESD防护性能进一步提高了。如果实施ESD放电，当在该IC输入端上施加15kV空气放电时，两个钳位级确保输出端残留最少的放电电压。
与单ESD解决方案相比，当施加15kV放电电压时，并联两个二极管的方案将输出残余电压降低40%。此外，意法半导体(ST)开发的新封装SOD882还有助于节省PCB空间，因为即便内置两个二极管，每线仅占用面积0.6mm2。同时，封装高度在0.4到0.5mm之间，特别适合纤薄型和滑板手机。
图1：单ESD保护概念与双钳位二极管对比
虽然单ESD二极管在键盘应用中找到了适合自己的位置，但是我们不妨介绍一下二极管阵列解决方案。在多条数据线路通过一个独特的连接器被集中在一点的情况中，ESD阵列二极管通常被用于节省电路板空间，提高连接器保护功能的稳健性。SIM卡连、手机底座连接器、外部存储卡、手机连接器等都是这种情况，如图2所示。
ESD阵列优化PCB面积
ESD二极管阵列解决方案的最大优点是，在一个外部尺寸极小的封装内提供4个或5个TVS二极管。实际上，这是保护整个I/O连接器所必须的，因为ESD干扰的入口点通常集中于一个相对较小的面积上。
ESD保护二极管被焊接在I/O连接器附近，用于防止61000-4-2标准规定的8kV接触放电和15kV空气放电时所产生的任何损坏。这意味着当通过一个330Ω电阻给一个150pF电容放电时，ESD保护二极管能够抵抗15kV的电压。
ST最近扩充了保护二极管阵列产品线，推出了一个名为M6的微型封装。新产品比现有的SOT323和SOT666节省PCB空间高达75%和45%。
超高速数据线路保护
按照目标应用的信号传输速度选择TVS二极管是设计高效ESD保护功能的关键之一。基本上，前面提及的信号的数据传输速率越高，ESD保护二极管的电容就要求越低。
因此，必须把保护组件在电流信号上产生的干扰降至最低。这与TVS二极管的寄生电容有直接的关联。例如，在USB2.0的情况中，因为数据传输速率达到480Mbps，所以需要ESD保护组件的电容极低。
实验室的测量结果显示，寄生线电容高于3.5pF的ESD保护二极管可能会在高速数据传输时产生很大的信号干扰。结果可能导致USB2.0收发器无法正常读取数据。而对于USB1.1接口，寄生电容大约50pF的二极管并不会构成任何数据完整性问题。这就是USB2.0的ESD保护组件的额定寄生电容在0V时通常要求低于3pF的主要原因。
USBULC6-2P6就是专门为满足高速数据接口的需求而开发的。这个产品的主要功能是保护USB接口。所有引脚都符合要求最严格的IEC61000-4-2第4级ESD标准。典型线路电容是2.5pF，保证低于3.5pF，可完全满足USB接口的所有设计要求。
图2：ESD二极管阵列保护的Tflash连接器
两条数据线路之间的差分电容均衡性是设计人员必须考虑的另一个特性。因此设计人员可以给电容参数差量极小的数据线路设计极其相似的组件。这是硅二极管的一个十分显著的优点，因为变阻器的电容偏差大约10%到20%。
新的收发机发射信号的速度非常快，同时耗电也越来越大，为了有助于优化电池使用寿命，超低电容的ESD保护二极管的漏电流被降低到1微安以下。
除保护两条数据线路外，还必须保护Vbus线路。这是这个特殊的保护器件的另一个增值之处，因为它保护D+、D-和Vbus三条线路。专用的TVS二极管在相同的条件下像保护数据线路一样保护Vbus线路，防护ESD浪涌。
因为手机还有空间的限制因素，所以USB2.0的三条线路ESD防护不得超过SOT666封装尺寸。USB2.0专用ESD防护电路见图3。
图3所示的轨对轨保护概念是效率最高的高速数据线路ESD防护概念，是速率每秒480Mbits高速串行线路的最佳折衷方案，它兼顾了数据完整性、信号均衡性、低功耗和最严格的ESD标准。
手机EMI抗干扰功能
在某情况下，ESD问题并不是工程师要解决的唯一问题。因为手机发射和传送RF信号时，很多电子组件受到RF辐射，因此，必须抑制RF辐射以保护正常的工作。甚至在某些情况下，某些IC自己也会产生RF辐射以及射频干扰。
基本上，很多接口都会容易受到GSM脉冲的攻击，如音频线路或LCD或相机模块，产生能够听见的噪声或可以看见的屏幕抖动。这就是在设计手机时强烈推荐EMI滤波器的原因。
在某种意义上，EMI辐射抑制已成为下一代手机如多频手机或3G手机的关键问题，因为现有解决方案即将达到技术极限。
采用分立的电阻和电容的单一阻容PI型滤波器设计不再是节省空间的解决方案。此外，因为衰减带宽很窄，阻容滤波器的滤波性能极差。对于空间限制极严，工作频率扩大几个频段的多频手机和3G手机，这类滤波器的缺陷明显。
图3：USB2.0保护拓扑
设计师开始关注衰减大和衰减频带宽的低通滤波器，以硅为材料的集成EMI滤波器是适合所有这些需求的滤波器，它表现出极宽的衰减范围，从800MHz到2GHz或3GHz，S21参数超过30db等。同时，这些滤波器可针对高速数据应用实现低寄生电容结构和超小的PCB空间。
硅EMI滤波器：LC型还是RC型?
今天，半导体供应商正在提供LC型或RC型滤波器，问题在于如何为正确的应用选择正确的技术。
对上文提及的两种技术的纯滤波性能进行对比，在某种意义上我们看见相似的滤波特性，两种结构都表现出极宽的抑制频带。这些主要特性的取得归功于能够最大限度降低滤波器(无论是RC还是LC型)的寄生电感的集成概念。
然后，LC滤波器能够优化低频的插入损耗。与RC滤波器相比，滤波特性在技术规格中确实存在明显的差别。但是考虑到特性曲线是在50Ω环境中测量到的，设计师可能注意到，在应用条件下，因为多数IC是高阻抗元器件，RC滤波器的串联电阻或LC滤波器的串联电感对插入损耗的影响可忽略不计。因此，即使在滤波器技术规格中看到插入损耗的差异，这个差异也不真地适合应用条件。
尽管如此，我们可以使RC或LC滤波器信号传输能力实现差异化。特别是在高频下，LC滤波器可能具有RC滤波器绝对没有的某些振荡效应。这些寄生振荡可能会干扰信号甚至会产生比RC滤波器更长的延迟时间。图4所示是通过硅LC滤波器进行的信号传输测试，从图中可以看到振荡效果。
最后，EMI滤波器是使用硅RC还是LC，两者之间没有明显的性能差异，因为它们的特性在实际应用中基本相同，低阻抗环境除外。顺便提及一下，考虑到现有的硅技术，电阻的集成密度比电感器高出很多。因此，LC滤波器的制造成本高于RC滤波器。
现在让我们对比无源LC滤波器和硅RC滤波器，大家熟知的两者之间的差异是，无源技术基于集成变阻器(而硅滤波器集成的是二极管)。因此，这种滤波器不如硅RC滤波器耐用，同时过滤特性类似于分立电容器，这意味着抑制频带尖而窄，不能为新一代多频手机100%优化。
滤波器的RC耦合是设计人员必须精心选择的首要特性，本质上说，应用的信号传输速度越快，滤波器线路的总电容就应该越小。
因此，对于UART、RS232或音频线路，标准电容在几百个pF范围内的EMI滤波器足以确保优秀的滤波性能和最小的信号干扰。
对于高速接口像LCD或CMOS传感器，滤波器的寄生电容对视频信号完整性的影响很大，所以电容值必须降到最低限度，几十个兆赫兹的频率，电容必须小于20pF。
这又带来了新的问题，因为滤波器的滤波性能会因为本身电容变小而降低。
因为最近的半导体设计，现在市场上出现了超低电容EMI滤波器结构，以及超高衰减量、宽带抑制和符合IEC61000-4-2第4级的ESD保护功能。意法半导体是市场上率先推出电容超低、抑制带宽极大并符合IEC61000-4-2第4级安全标准的滤波器结构，EMIF08-VID01F2在800MHz到3GHz频带内可以实现30dB以上的衰减抑制，同时在3V工作电压时其线电容只有17pF。
要想取得最佳的滤波性能，除考虑硅产品本身的特性外，还要考虑组件的封装和布局，这就是大多数基于硅的EMI滤波器采用400um管脚间距的倒装片封装或microQFN封装的原因。微型封装的主要优势之处是寄生电感影响小，从而最大限度地提高了高频下的衰减特性；其次微型封装尺寸小，有助产品的微型化趋势。
400um管脚间距还可简化和最小化滤波器与I/O连接端子之间的布局连接，因此，使用管脚间距较小的新封装有助于提高PCB＋布局＋滤波器的系统整体性能。图5所示是ST的一个超小滤波器的简图。
与分立的电容和电阻占用的PCB电路板空间相比，像EMIF08这样的倒装片和mQFN封装的硅滤波器可节省PCB空间近70%，将组件数量从18个减少到1个，同时还能维持或降低应用的整体成本。
最后，RC硅滤波器是一个具有竞争力的解决方案，其过滤性能、ESD保护和PCB空间占用超过了分立解决方案。除单纯的性能对比外，集成解决方案更适合新一代手机对宽衰减带宽和高密度集成电路板的需求。
本文小结
在手机设计的初始阶段，ESD和EMI问题变得越来越突出，必须根据实际应用选择专门的方法来解决ESD和EMI问题。虽然保护组件本身的性能十分关键，但是布局考虑也有助于提高系统的整体防护性能。
为提高新一代手机的EMI抗干扰性能和ESD抗静电性能，ST在2006年全面增强了产品组合，推出了微型超薄单线ESD保护产品，这是一个产品型号齐全的ESD阵列，其microQFN封装占用电路板空间比SOT666和其它专用产品如USB2.0接口专用超低电容保护组件低40%。此外，新系列EMI滤波器取得了新的突破，在一个倒装片或400um管脚间距的microQFN封装内组装了超小或超大的电容结构。
作者：S. Mosquera Duran
IPAD及保护产品部市场经理
意法半导体公司
NOR和NAND是现在市场上两种主要的非易失闪存技术。Intel于1988年首先开发出NOR flash技术，彻底改变了原先由EPROM和EEPROM一统天下的局面。紧接着，1989年，东芝公司发表了NAND flash结构，强调降低每比特的成本，更高的性能，并且象磁盘一样可以通过接口轻松升级。但是经过了十多年之后，仍然有相当多的硬件工程师分不清NOR和NAND闪存。
相“flash存储器”经常可以与相“NOR存储器”互换使用。许多业内人士也搞不清楚NAND闪存技术相对于NOR技术的优越之处，因为大多数情况下闪存只是用来存储少量的代码，这时NOR闪存更适合一些。而NAND则是高数据存储密度的理想解决方案。
NOR的特点是芯片内执行(XIP, eXecute In Place)，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。
NOR的传输效率很高，在1～4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。
NAND结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于flash的管理和需要特殊的系统接口。
性能比较
flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。
由于擦除NOR器件时是以64～128KB的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND器件是以8～32KB的块进行的，执行相同的操作最多只需要4ms。
执行擦除时块尺寸的不同进一步拉大了NOR和NADN之间的性能差距，统计表明，对于给定的一套写入操作(尤其是更新小文件时更多的擦除操作必须在基于NOR的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。
● NOR的读速度比NAND稍快一些。
● NAND的写入速度比NOR快很多。
● NAND的4ms擦除速度远比NOR的5s快。
● 大多数写入操作需要先进行擦除操作。
● NAND的擦除单元更小，相应的擦除电路更少。
接口差别
NOR flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。
NAND器件使用复杂的I/O口来串行地存取数据，各个产品或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。
NAND读和写操作采用512字节的块，这一点有点像硬盘管理此类操作，很自然地，基于NAND的存储器就可以取代硬盘或其他块设备。
容量和成本
NAND flash的单元尺寸几乎是NOR器件的一半，由于生产过程更为简单，NAND结构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格。
NOR flash占据了容量为1～16MB闪存市场的大部分，而NAND flash只是用在8～128MB的产品当中，这也说明NOR主要应用在代码存储介质中，NAND适合于数据存储，NAND在CompactFlash、Secure Digital、PC Cards和MMC存储卡市场上所占份额最大。
可靠性和耐用性
采用flahs介质时一个需要重点考虑的问题是可靠性。对于需要扩展MTBF的系统来说，Flash是非常合适的存储方案。可以从寿命(耐用性)、位交换和坏块处理三个方面来比较NOR和NAND的可靠性。
寿命(耐用性)
在NAND闪存中每个块的最大擦写次数是一百万次，而NOR的擦写次数是十万次。NAND存储器除了具有10比1的块擦除周期优势，典型的NAND块尺寸要比NOR器件小8倍，每个NAND存储器块在给定的时间内的删除次数要少一些。
位交换
所有flash器件都受位交换现象的困扰。在某些情况下(很少见，NAND发生的次数要比NOR多)，一个比特位会发生反转或被报告反转了。
一位的变化可能不很明显，但是如果发生在一个关键文件上，这个小小的故障可能导致系统停机。如果只是报告有问题，多读几次就可能解决了。
当然，如果这个位真的改变了，就必须采用错误探测/错误更正(EDC/ECC)算法。位反转的问题更多见于NAND闪存，NAND的供应商建议使用NAND闪存的时候，同时使用EDC/ECC算法。
这个问题对于用NAND存储多媒体信息时倒不是致命的。当然，如果用本地存储设备来存储操作系统、配置文件或其他敏感信息时，必须使用EDC/ECC系统以确保可靠性。
坏块处理
NAND器件中的坏块是随机分布的。以前也曾有过消除坏块的努力，但发现成品率太低，代价太高，根本不划算。
NAND器件需要对介质进行初始化扫描以发现坏块，并将坏块标记为不可用。在已制成的器件中，如果通过可靠的方法不能进行这项处理，将导致高故障率。
易于使用
可以非常直接地使用基于NOR的闪存，可以像其他存储器那样连接，并可以在上面直接运行代码。
由于需要I/O接口，NAND要复杂得多。各种NAND器件的存取方法因厂家而异。
在使用NAND器件时，必须先写入驱动程序，才能继续执行其他操作。向NAND器件写入信息需要相当的技巧，因为设计师绝不能向坏
块写入，这就意味着在NAND器件上自始至终都必须进行虚拟映射。
软件支持
当讨论软件支持的时候，应该区别基本的读/写/擦操作和高一级的用于磁盘仿真和闪存管理算法的软件，包括性能优化。
在NOR器件上运行代码不需要任何的软件支持，在NAND器件上进行同样操作时，通常需要驱动程序，也就是内存技术驱动程序(MTD)，NAND和NOR器件在进行写入和擦除操作时都需要MTD。
使用NOR器件时所需要的MTD要相对少一些，许多厂商都提供用于NOR器件的更高级软件，这其中包括M-System的TrueFFS驱动，该驱动被Wind River System、Microsoft、QNX Software System、Symbian和Intel等厂商所采用。
驱动还用于对DiskOnChip产品进行仿真和NAND闪存的管理，包括纠错、坏块处理和损耗平衡。
上拉电阻：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：
1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3． 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4． 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的。
OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电阻时：
500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。
当输出高电平时，忽略管子的漏电流，两输入口需200uA
200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列
设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）
在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
1. 电阻作用：
l 接电组就是为了防止输入端悬空
l 减弱外部电流对芯片产生的干扰
l 保护cmos内的保护二极管,一般电流不大于10mA
l 上拉和下拉、限流
l 1. 改变电平的电位，常用在TTL-CMOS匹配
2. 在引脚悬空时有确定的状态
3.增加高电平输出时的驱动能力。
4、为OC门提供电流
l 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，
l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!
2、定义：
l 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！
l 上拉是对器件注入电流，下拉是输出电流
l 弱强只是上拉电阻的阻值不同，没有什么严格区分
l 对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
3、为什么要使用拉电阻：
l 一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
l 数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！
l 一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：
比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。
l 上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是你同学说的灌电流